CXL 4.0 (Compute Express Link 4.0)

개요

CXL(Compute Express Link)은 CPU, GPU, DPU, 메모리 등 다양한 컴퓨팅 리소스를 고속·저지연으로 연결하기 위한 차세대 고속 인터커넥트 기술입니다. 2023년 발표된 CXL 4.0은 PCIe 6.0 기반의 물리 계층을 활용하여 **64 GT/s(기가 전송/초)**의 전송 속도와 향상된 메모리 공유 기능을 제공하며, 메모리 디바이스 간의 풀링(Pooling), 캐시 일관성(Coherency) 등을 한층 더 진화시킨 업계 최신 버전입니다.

---

1. 개념 및 정의

항목	설명
정의	CXL은 이기종 컴퓨팅 리소스 간 고속 연결과 메모리 일관성 유지 기능을 제공하는 오픈 인터커넥트 표준입니다.
목적	CPU 중심 구조에서 탈피하여 메모리 확장성 및 이기종 협업 가속
필요성	AI/ML, HPC에서 메모리 대역폭, 용량 확장 요구 급증

CXL은 “프로세서 간 장벽 없는 공유 메모리 생태계”를 지향합니다.

---

2. CXL 4.0의 주요 특징

항목	내용	개선 효과
PCIe 6.0 기반	64 GT/s의 물리 계층 전송 속도	대역폭 2배 증가 (CXL 3.1 대비)
CXL.mem 확장	메모리 로딩 및 공유 구조 개선	메모리 레이턴시 감소, 풀링 효율 증가
CXL.cache 개선	디바이스 간 캐시 일관성 유지 강화	CPU·가속기 간 더 빠른 협업 가능
멀티헤드 Pooling 지원	여러 호스트가 하나의 메모리 풀에 동시 접근	메모리 자원 분산 및 공유 최적화
보안 확장	데이터 무결성 및 인증 강화	CXL 암호화 전송 지원

CXL 4.0은 메모리 사용 방식 자체를 근본적으로 혁신합니다.

---

3. 동작 방식 및 아키텍처

구성 요소	설명	역할
Host (CPU)	CXL 루트를 가지는 주체	메모리 요청 발생, 캐시 유지
Device (메모리/가속기)	CXL 엔드포인트로 동작	데이터 제공 및 응답 처리
Switch	여러 Host-Device 간 트래픽 분배	Top-of-Rack 메모리 패브릭 구현
CXL.mem	공유 메모리 공간 접근을 위한 프로토콜	비휘발성 메모리 확장 시 사용
CXL.cache	디바이스가 CPU 캐시처럼 데이터 접근	일관성(Coherency) 유지용
CXL.io	PCIe와 동일한 표준 I/O 전송 방식	기존 소프트웨어 호환성 유지

CXL 4.0은 Switch를 통한 **메모리 네트워크 구조(Memory Fabric)**로의 전환을 가속화합니다.

---

4. 적용 사례 및 활용 분야

분야	설명	기대 효과
AI/ML 훈련	GPU-NPU-CPU 메모리 공유 기반 분산 학습	중복 복사 제거, 데이터 이동 최소화
데이터센터 메모리 확장	DRAM + CXL 메모리 풀링	메모리 용량 탄력 확장, TCO 절감
CXL 메모리 모듈	DRAM, NVDIMM 등을 CXL 슬롯 기반 장착	DDR 한계 극복, 지속성 메모리 활용 가능
소프트웨어 정의 메모리	메모리 할당·해제 자동화 기반의 동적 제어	워크로드 기반 메모리 자원 최적화

CXL 4.0은 AI 시대의 메모리 병목과 자원 고정 문제를 해결하는 핵심 인프라 기술입니다.

---

5. 주요 참여 기업 및 생태계 현황

기업	역할
Intel	CXL 창립 주체, CPU 지원 선도 (Sapphire Rapids 등)
AMD	EPYC 기반 메모리 공유 아키텍처 연동
Samsung, SK hynix	CXL 메모리 모듈 및 컨트롤러 개발
Meta, Microsoft	메모리 디스어그리게이션 적용 테스트베드 운영
Marvell, Astera Labs	CXL Switch, 인터커넥트 SoC 개발

CXL은 UCIe, Open Compute Project 등과 함께 오픈 칩렛·메모리 패브릭의 중심 축으로 진화 중입니다.

---

6. 장점과 고려사항

장점	설명
확장성	물리적 제약 없이 메모리/디바이스 확장 가능
일관성	메모리-캐시 통합으로 소프트웨어 간 복잡성 감소
호환성	PCIe 기반으로 기존 인프라와 연동 가능
오픈 표준	다양한 벤더와 협력 가능한 생태계 구축

고려사항	설명
하드웨어 비용	스위치, 리피터 등 인프라 투자 필요
소프트웨어 스택 적합성	OS/드라이버 대응 필요, CXL-aware 스케줄링 설계 필요
보안	공유 메모리 기반 접근 통제 필수

---

7. 결론

CXL 4.0은 전통적인 메모리 인터커넥트의 한계를 넘어서, 계층적이고 유연한 메모리 접근을 가능하게 하는 차세대 컴퓨팅 아키텍처의 핵심입니다. 특히 AI, HPC, 클라우드와 같은 대규모 컴퓨팅 환경에서는 메모리 병목과 TCO 문제를 해결할 수 있는 실질적 대안으로 주목받고 있으며, 앞으로의 시스템 설계는 CXL을 중심으로 재편될 가능성이 높습니다.